2.1 FET増幅器の基本構成と増幅動作
2.2 有能電力と共役整合と反射
2.3 スミスチャート
2.4 Sパラメータとシグナルフローグラフ
2.4.1 Sパラメータ
2.4.2 シグナルフローグラフ
2.5 小信号RF特性
2.5.1 FETの小信号モデリング
2.5.2 利得と最大発振周波数
2.5.3 安定係数と安定円
2.6 非線形シミュレーション
付録 A,B
3.1 高出力化
3.1.1 増幅器の高出力化設計
3.1.2 電力合成とループ発振
3.2 高効率化
3.2.1 出力整合と効率整合
3.2.2 ゲートバイアス電圧による高効率動作（A→B→C級）
3.2.3 高調波処理による高効率動作（F,逆F（F-1），E級）
3.3 低歪み化
3.3.1 増幅器の歪み発生メカニズム
3.3.2 歪み評価パラメータと歪み特性シミュレーション
3.3.3 歪み補償
3.3.4 出力飽和による歪みへの対応
付録 C
4.1 雑音の発生源と性質
4.2 雑音指数（F），雑音温度（Te）
4.3 縦続接続回路の雑音特性
4.4 雑音測定
4.5 2端子対回路の雑音指数の一般的表現
4.6 雑音・インピーダンス同時整合増幅器
4.7 受信増幅器のIIP3
4.8 受信機レベルダイヤ設計例
付録 D
5.1 FETミクサの動作原理
5.2 FETミクサの端子間アイソレーションの改善
5.2.1 バランス型ミクサ
5.2.2 ダブルバランス型ミクサ
5.3 周波数変換動作のモデリング
5.3.1 負周波数と複素信号
5.3.2 負周波数を考慮したミクサ動作モデル
5.3.3 任意の周期実信号fre(t)の周波数変換
5.3.4 位相遅れ/位相進みの動作モデル
5.4 ヘテロダイン周波数変換
5.5 イメージリジェクション周波数変換
5.6 ダイレクトコンバージョン（ホモダイン）周波数変換
5.7 直交変調器
付録 E
6.1 発振器の動作メカニズム
6.2 発振器のQ値と周波数安定性
6.3 発振器の位相雑音
6.3.1 位相雑音とは
6.3.2 位相雑音の発生メカニズムとその導出
6.3.3 位相雑音による受信機のCNR
6.3.4 数値検討
付録 F,G,H
7.1 PLLシンセサイザの構成と動作
7.2 伝達関数による特性解析
7.2.1 伝達関数
7.2.2 PLLによる位相/周波数特性の収束性，過渡応答
7.2.3 PLLシステムの安定性判定法
7.2.4 伝達関数の周波数応答と位相雑音補償
7.3 RF PLLシンセサイザ
7.3.1 整数分周(Integer-N)PLLシンセサイザ
7.3.2 分数分周(Fractional-N)PLLシンセサイザ
付録 I
8.1 アナログ・デジタル変換の概要
8.1.1 サンプリング（標本化）
8.1.2 量子化
8.1.3 ADC/DACのSNR
8.1.4 オーバサンプリングを考慮したSNR
8.2 シングルキャリア通信用ADC
8.2.1 ADCを含む受信機構成
8.2.2 CNRとSNR
8.2.3 ピークファクタparとPAPR
8.2.4 ADCによるCNRtotalの劣化率γとADCのビット数ｂ
8.3 マルチキャリア(OFDM)通信用ADC
8.4 通信用ADCの仕様設計例
8.4.1 60GHz帯シングルキャリア通信用ADC
8.4.2 5GHz帯マルチキャリア（OFDM）通信用ADC
8.5 ADCの回路構成と動作
8.5.1 フラッシュ型ADC
8.5.2 逐次近似（SAR）型ADC
8.5.3 パイプライン型ADC
8.6 DACの回路構成と動作
8.6.1 抵抗ラダーによる電圧分圧デコード型DAC
8.6.2 R-2R抵抗による電流加算バイナリ型DAC
8.6.3 容量による電荷転送バイナリ型DAC
8.7 ΔΣ変調ADC/DACのためのZ変換技術
8.7.1 Z変換とは
8.7.2 基本的な離散時間信号のZ変換
8.7.3 線形時不変離散時間システムの入出力応答
8.7.4 システムの安定性と周波数特性
8.7.5 FIRシステムとIIRシステム
8.7.6 離散アナログ回路による積分回路の構成と動作
8.8 ΔΣ変調ADC/DAC
8.8.1 概要
8.8.2 ΔΣ変調器によるノイズシェーピング
8.8.3 ΔΣ変調器の離散アナログ回路構成と動作
8.8.4 高次ΔΣ変調器によるノイズシェーピングの高度化